PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-104292

(43)Date of publication of application: 15.04.1994

(51)Int.CI.

H01L 21/339 H01L 29/796

HO4N 5/335

(21)Application number: 04-275534

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

19.09.1992

(72)Inventor: IZAWA TETSURO

TAKEMOTO KAYAO


OGURA AKIRA

(54) SHIFT RESISTOR

(57)Abstract:

PURPOSE: To start shift operation from midway and to magnify the image of a specified area to a one-scope size and display it by installing an input circuit constituted of a plurality of circuits which transmit an input signal on the input side of a midway circuit of a midway shift resistor including an initial—stage circuit.

CONSTITUTION: A MOSFET Q12 performs storing and outputting operations. The MOSFET Q12 uses its gate capacitor as a storing device. At a gate of an initial—state MOSFET Q12, a first input circuit constituted of a diode—type MOSFET Q1 is installed. A MOSFET Q11 works as a one—way element which transmits a high—level signal V2 of a source side of the MOSFET Q12. A circuit constituted of the MOSFET Q11 or Q15 is a half—bit unit circuit which constitutes a shift resistor. A pair of the half—half unit circuits constitutes a one—bit unit circuit. A plurality of one—bit circuits are installed to build a shift resistor of a plurality of bits.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

THIS PAGE BLANK (USPIL)

of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (US!-

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-104292

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 1 L 21/339				
29/796				
H 0 4 N 5/335	Е			
		9056-4M	H 0 1 L	29/ 76 3 0 1 F
			* *1	審査請求 未請求 請求項の数4(全 8 頁)
(21)出願番号	特願平4-275534		(71)出願人	000005108
				株式会社日立製作所
(22)出願日	平成 4年(1992) 9丿]19日		東京都千代田区神田駿河台四丁目 6番地
			(71)出願人	000233088
				日立デバイスエンジニアリング株式会社
				千葉県茂原市早野3681番地
			(72)発明者	伊沢 哲朗
	•			千葉県茂原市早野3300番地 株式会社日立
				製作所茂原工場內
			(72)発明者	竹本 一八男
				千葉県茂原市早野3300番地 株式会社日立
				製作所茂原工場内
			(74)代理人	弁理士 徳若 光政
				最終頁に続く
			1	


(54)【発明の名称】 シフトレジスタ

(57)【要約】

【目的】 ズームモード等に対応して途中からのシフト 動作を可能にしたシフトレジスタを提供する。

【構成】 ゲート容量を記憶手段としてドレインに第1のタイミング信号がされてソースから出力信号を送出させる第1のMOSFETを用い、そのゲートとソース間にブートストラップ容量と、上記第1のMOSFETのソースの信号を伝える一方向性素子とを含む回路を半ビット分としてダイナミック型のシフトレジスタを構成し、一方向素子を介して初段回路を含む途中のシフトレジスタの途中回路の入力にそれぞれ入力信号を伝える複数からなる入力回路を設ける。

【効果】 走査信号を形成するシフトレジスタにおいて、途中からシフト動作を開始させることができるから、簡単な回路動作によって撮像面における一定エリアの像が1画面分の大きさに拡大して表示させるような電子的なズーミングが可能になる。



1

【特許請求の範囲】

【請求項1】 第1のタイミング信号がドレインに供給 され、そのゲート容量を記憶手段とし、ソースから出力 信号を送出させる第1のMOSFETと、上記第1のM OSFETのゲートとソースとの間に設けられた第1の 容量手段と、上記第1のMOSFETのソースの信号を 伝える一方向性素子とを含む第1の回路と、上記第1の タイミング信号とは相互に位相が異なる第2のタイミン グ信号がドレインに供給され、そのゲート容量を記憶手 段とし、ソースから出力信号を送出させる第2のMOS FETと、上記第2のMOSFETのゲートとソースと の間に設けられた第2の容量手段と、上記第2のMOS FETのソースの信号を伝える一方向性素子とを含む第 2の回路とを一対とする複数の単位回路とを備え、上記 一方向性素子を通した信号を第2の回路又は次段の単位 回路の第1の回路のMOSFETのゲートに伝えるよう に縦列形態に接続するとともに、一方向素子を介して初 段回路を含む途中の単位回路の入力にそれぞれ入力信号 を伝える複数からなる入力回路を備えてなることを特徴 とするシフトレジスタ。

【請求項2】 上記シフトレジスタは、光電変換素子に より形成された信号をスイッチ素子を介して出力させる 固体撮像素子の走査信号を形成するものであることを特 徴とする請求項1のシフトレジスタ。

【請求項3】 上記シフトレジスタは、途中からスター トさせて垂直方向の半分の行を半分の周波数により1行 づつノンインタレースにより読み出すズームモード動作 も行うものであることを特徴とする請求項2のシフトレ ジスタ。

【請求項4】 上記シフトレジスタは、途中からスター 30 トさせて垂直方向あるいは水平方向の任意の位置から読 み出すことを可能にする動作を行うものであることを特 徴とする請求項2のシフトレジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、シフトレジスタに関 し、例えばズームモードを備えたカメラ一体型のカラー VTR(ビディオ・テープ・レコーダ)や監視カメラ等 に用いられる固体撮像素子に含まれるものに利用して有 効な技術に関するものである。

[0002]

【従来の技術】固体撮像素子を用いた撮像装置に関して は、例えばラジオ技術社、昭和61年11月3日発行 「CCDカメラ技術」竹村裕夫著がある。

[0003]

【発明が解決しようとする課題】 VTR用のカメラにむ けるズーミングは、ズームレンズを用いて行われる。と のズーム機能は、その倍率を益々大きくすることが望ま れている。しかしながら、ズーム倍率を大きくするため にはレンズの枚数を多く必要とし、レンズ部が大型化し 50 る。

てVTR用や監視用のカメラ部の小型軽量化と低コスト 化を妨げている大きな原因になるものである。との発明 の目的は、ズームモード等に対応して途中からのシフト 動作を可能にしたシフトレジスタを提供することにあ る。この発明の前記ならびにそのほかの目的と新規な特 徴は、本明細書の記述および添付図面から明らかになる であろう。

[0004]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、ゲート容量を記憶手段とし てドレインに第1のタイミング信号が入力されてソース から出力信号を送出させる第1のMOSFETを用い、 そのゲートとソース間にブートストラップ容量と、上記 第1のMOSFETのソースの信号を伝える一方向性素 子とを含む回路を半ビット分としてダイナミック型のシ フトレジスタを構成し、一方向素子を介して初段回路を 含む途中のシフトレジスタの途中回路の入力にそれぞれ 入力信号を伝える複数からなる入力回路を設ける。

[0005] 20

> 【作用】上記した手段によれば、走査信号を形成するシ フトレジスタにおいて、途中からシフト動作を開始させ ることができるから、簡単な回路動作によって撮像面に おける一定エリアの像が1画面分の大きさに拡大して表 示させるような電子的なズーミングが可能になる。

[0006]

【実施例】図3には、この発明に係るシフトレジスタを 用いた固体撮像素子の読み出し機能を説明するための画 面構成図が示されている。同図では、以下の説明におい て文字の向きに対応して上下左右を定義するものであ る。固体撮像素子の画面構成は、同図に斜線を付したよ うに左側と上側にオプチカルブラック部 (光学的黒の基 準となる遮光部)と、入射光を映像信号に変換する有効 受光部(縦がV、横がH)とから構成される。上記受光 部に対応してフォトダイオード等の光電変換素子が二次 元状に配置され、それを選択する水平スイッチMOSF ETと垂直スイッチMOSFETが設けられる。

【0007】特に制限されないが、これらの受光部を構 成する光電変換素子とスイッチMOSFET(絶縁ゲー 40 ト型電界効果トランジスタ) によるマトリックス構成 は、公知のTSL(Transversal Signal Line)方式とさ れる。すなわち、1つの画素セルは、フォトダイオード と垂直走査線にゲートが結合されたMOSFETと、水 平走査線にゲートが結合されたMOSFETの直列回路 から構成される。同じ行(水平方向)に配置れた同様な 画素セルは、横方向に延長される水平信号線に結合され る。この水平信号線は、上記垂直走査線にゲートが結合 されたスイッチMOSFETを介して縦方向に延長され る垂直出力線に結合され、読み出しアンプが設けられ

【0008】垂直シフトレジスタVSRと水平シフトレ ジスタHSRは、上記のような二次元状に配置された光 電変換素子を一定の順序で読み出すという走査信号を形 成する。すなわち、垂直シフトレジスタVSRは、同図 で下から上方向に向かって垂直走査線の選択する走査信 号を形成する。水平シフトレジスタHSRは、同図で左 から右方向に向かって水平走査線を選択する走査信号を 形成する。

【0009】この実施例では、電子式のズーム機能を付 加するために、水平シフトレジスタHSRは、オプチカ ルブラック部の走査信号を形成した後、画面のH/4に 相当する部分を飛び越(スキップ)して、H/2分だけ のエリアを通常の半分の周波数により走査信号を形成す る。言い換えるならば、水平シフトレジスタHSRは、 同図に斜線を付した個所をスキップさせて受光部の左側 から H/4 から 3 H/4 までの走査信号を通常の半分の 周波数によりシフト動作を行い、それぞれに対応した水 平走査線の選択信号を形成する。

【0010】垂直シフトレジスタVSRは、同様に同図 に斜線を付した部分を飛び越し(スキップ)して走査す 20 る機能を付加する。すなわち、垂直シフトレジスタVS Rは、受光部の下からV/4を飛び越して、V/4から 走査動作を開始してV/2だけ、言い換えるならばら、 上記 V / 4 から 3 V / 4 までのエリアを通常の半分の周 波数により走査する走査信号を形成し、画面の上側のV /4は再び飛び越してオプチカルブラックの走査信号を 形成する。垂直走査においては、走査線の数を合わせる ために上記 V/2の期間は、ノンインタレースにより走 査を行うものである。すなわち、後に再び説明するが、 垂直走査については、通常モードのときには残像防止の 30 観点からインタレースゲート回路を設けて、奇数フィー ルドと偶数フィールドとで1行分づらせて2行同時読み 出しを行い、インタレースに対応した空間的重心を上下 に移動させる。上記のようズームモードのときには、1 行づつノンインタレースにより読み出して走査線数を合 わせるものである。

【0011】上記のような水平シフトレジスタHSRと 垂直シフトレジスタVSRの飛び越し走査動作によっ て、通常動作にあっては受光部の全体Bの映像信号を得 るとともに、ズームモードにあっては上記のようなスキ ップ走査により受光部の中央部分の画面Aの部分を2倍 にズームアップした映像信号を得ることができる。

【0012】図1には、上記垂直シフトレジスタVSR の一実施例の具体的回路図が示されている。同図の各回 路素子は、図示しない他の固体撮像素子の他の回路を構 成する回路素子とともに、公知の半導体集積回路の製造 技術によって、例えば単結晶シリコンのような1個の半 導体基板上において形成される。

【0013】MOSFETQ12は、記憶動作と出力動 作を行う。すなわち、MOSFETQ12は、そのゲー 50 【0017】図2には、その動作の一例を説明するため

ト容量を記憶手段としている。ゲート容量にハイレベル が保持されると、MOSFETQ12はオン状態にな り、そのドレインに供給されるシフトクロックパルスC LK1のハイレベルをソース側に伝える。この初段のM OSFETQ12のゲートには、ダイオード形態のMO SFETQ1からなる第1の入力回路が設けられる。初 段回路から走査動作を開始するときには、走査開始時に スタート信号S1がハイレベルの選択レベルを意味する 論理"1"にされる。ソース側の信号B1は出力信号と される。このとき、MOSFETQ12のしきい値電圧 によって出力信号B1のレベルが低下してしまうのを防 ぐために、MOSFETQ12のゲートとソース間には ブートストラップ容量C1が設けられる。

【0014】上記MOSFETQ12のソースには、信 号伝達動作を行うためにダイオード形態にされたMOS FETQ11が設けられる。このMOSFETQ11 は、MOSFETQ12のソース側のハイレベルの信号 V2を伝達するという一方向性素子としての動作を行 う。特に制限されないが、上記MOSFETQ12のソ ースと回路の接地電位点との間には、出力信号B1を高 速にリセットさせるためのリセットMOSFETQ13 が設けられる。このリセットMOSFETQ13のゲー トには、上記シフトクロックパルスCLK1のハイレベ ルが重なり合うことが無いように位相が異なるようにさ れたシフトクロックパルスCLK2が供給される。

【0015】上記MOSFETQ12の出力信号B1 は、ダイオード形態のMOSFETQ11を通して次段 の同様な記憶手段としてのMOSFETQ22のゲート に伝えられる。上記ダイオード形態のMOSFETQ1 1のソース(ダイオードとしてのカソード側)と回路の 接地電位点にはリセットMOSFETQ14とQ15が 並列形態に設けられる。MOSFETQ14のゲートに は、リセット信号Rが供給され、このリセット信号Rに より初期値を入力するときに前の状態をいったんリセッ トする。MOSFETQ15のゲートには、1ビット前 の同様なダイオードMOSFETQ31を通した出力信 号がリセット信号として帰還される。すなわち、上記M OSFETQ11ないしQ15からなる回路はシフトレ ジスタを構成する半ビット分の単位回路を示し、同様な 回路を一対として1ビット分の単位回路を構成し、これ らの1ビット分の単位回路が複数個設けられることによ って、複数ビットのシフトレジスタが構成される。

【0016】上記回路の対をなす半ビット分の単位回路 (第2の回路)は、MOSFETQ21ないしQ25か ら構成される。ただし、記憶及び出力動作を行うMOS FETQ22のドレインには、シフトクロックパルスC LK2が供給される。また、出力側に設けられるリセッ ト用MOSFETQ23のゲートには、シフトクロック パルスCLK1が供給される。

のタイミング図が示されている。初段回路からのシスト 動作を行う場合、シフトクロックパルスCLK2に同期 してスタート信号S1がハイレベルにされる。 これによ って、MOSFETQ12のゲート容量には、ダイオー ド形態のMOSFETQ1を通してスタート信号S1の ハイレベルが伝えられる。これによって、MOSFET Q12のゲート電圧V1はハイレベルとなってオン状態 にされる。

【0018】シフトクロックパルスCLK2がロウレベ ルにされた後にシフトクロックパルスCLK l がハイレ 10 ベルにされると、そのハイレベルは既にオン状態にされ ているMOSFETQ12を通して出力信号B1として 出力される。このとき、ブートストラップ容量C1にも 上記ハイレベルが書き込まれるものであるため、出力信 号のハイレベルに応じてMOSFETQ12のゲート電 圧V1を昇圧させる。これによって、シフトクロックバ ルスCLKIのハイレベルはレベル損失なく出力信号B 1として出力される。上記出力信号B1のハイレベルに 応じてダイオード形態のMOSFETQ11を通したソ ース側のノードV3もハイレベルにされる。ただし、と 20 のMOSFETQ11のソース側ノードのレベルV3 は、MOSFETQ11のしきい値電圧分だけレベルが 低下したものとされる。このMOSFETQ11のソー ス側ノードのハイレベルV3は、次段回路のMOSFE TQ22のゲート電極に伝えられ、そのゲート容量及び ブートストラップ容量C2をハイレベルにする。これに よって、MOSFETQ22はオン状態にされる。

【0019】シフトクロックパルスCLK1がハイレベ ルからロウレベルになった後にシフトクロックパルスC LK2がハイレベルにされると、MOSFETQ13が オン状態にされるから出力信号B 1 はハイレベルからロ ウレベルに高速に引き抜かれる。また、シフトクロック パルスCLK2のハイレベルは既にオン状態にされてい るMOSFETQ22を通して次段の出力信号として出 力される。このとき、ブートストラップ容量C2にも上 記ハイレベルが書き込まれているものであるため、上記 出力信号のハイレベルに応じてMOSFETQ22のゲ ート電圧を昇圧させる。これによって、シフトクロック パルスCLK2のハイレベルはレベル損失なく次段出力 40 と偶数フィールドともに同様に 1 行づつ読み出しを行 信号B2として出力される。上記出力信号のハイレベル に応じてダイオード形態のMOSFETQ21を通した ソース側のノードもハイレベルにされる。 ただし、MO SFETQ21のソース側ノードのレベルは、MOSF ETQ21のしきい値電圧分だけレベルが低下したもの とされる。このMOSFETQ21のソース側ノードの ハイレベルは、次段回路の同様なMOSFETQ32の ゲート電極に伝えられ、ゲート容量及びブートストラッ プ容量С3をハイレベルにする。これによって、MOS FETQ32はオン状態にされる。

【0020】以下、同様にシフトクロックパルスCLK 1とCLK2に同期して半ビット分のシフト動作が行わ れる。したがって、前記のような垂直シフトレジスタV SRとして用いるとき、走査信号は奇数番目の出力信号 B1、B3等が用いられるものとなる。

6

【0021】との実施例では、図3の垂直シフトレジス タVSRのようにズームモードのときに途中からの走査 動作を可能にするため、途中の単位回路の入力段にダイ オード形態のMOSFETQ2やQ3を介してスタート 信号S1, S2が供給される入力回路が設けられる。

【0022】例えば、前記動作においてスタート信号S **1 に変えてスタート信号S2をハイレベルにすれば出力** B3からの出力が可能なり、スタート信号S3をハイレ ベルにすれば出力B5からの出力が可能になる。同図で は、発明の理解を容易にするために、例示的に示された 半ビット5段分の回路が例示的に示され、そのうちの奇 数段B1とB3及びB5に入力回路が設けられるが、前 記のようなズームモードを備えた固体撮像素子の垂直シ フトレジスタVSRにあっては、通常動作に対応したス タート信号S1と、そのV/4の単位回路に対してスタ ート信号S2を供給する入力回路が設けられる。 さら に、8倍ズーム等に対応して入力回路を設けてスタート 信号S3を供給すればよい。これにより、複数種類の走 査開始点からの走査動作を簡単に行うことができる。

【0023】なお、垂直シフトレジスタVSRにおける スキップ動作や水平シフトレジスタHSRにおけるスキ ップ動作のために、上記シフトレジスタの途中の出力信 号をバイパスさせて飛び越し先の単位回路に入力させる 回路が設けられる。との回路は、スイッチ回路によって LK2がハイレベルにされる。シフトクロックパルスC 30 通常のシフト動作とスキップさせたシフト動作のいずれ かの信号経路を切り替えるようにすればよい。

【0024】なお、水平シフトレジスタHSRでは、上 記のようなズームモードのときにも、オプチカルブラッ クの読み出し動作のためのシフト動作を行う必要がある ので常に初段回路からスタートが開始される。

【0025】この垂直走査においては、通常モードのと きには残像防止の観点等から2行同時読み出しが行われ る。これに対してズームモードでは、1行づつノンイン タレースモードで読み出す。すなわち、奇数フィールド

【0026】図4には、垂直シフトレジスタVSRに設 けられる出力回路の一実施例の回路図が示されている。 このような出力回路により、垂直シフトレジスタVSR により形成された走査信号V1は、スイッチMOSFE TQ2とQ3のゲートに供給に供給され、タイミングパ ルスCLK3とCLK4を行し1とし2に対応させて出 力させるものである。以下、同様に走査信号V2は、上 記同様なスイッチMOSFETとタイミングパルスCL 50 K3とCLK4により、行し3とL4に対応させてい

る。

【0027】上記のような飛び越しシフト動作を伴うズ ームモードのとき、シフト用のクロックパルスCLK1 とCLK2の周波数は通常の半分の周波数にされる。そ れ故、垂直シフトレジスタVSRからの出力パルスV 1, V2等は、2水平走査帰還に1度出力され、スイッ チMOSFETQ2、Q3等の順にオン状態にする。そ のため、タイミングパルスCLK3とCLK4は、行し 1とL2の順にハイレベルとすることによってノンイン タレース動作を行うものである。

【0028】図5には、カラー固体撮像素子に適用した 場合の一実施例の色フィルタ配置図が示されている。 色フィルタは、ホワイト (W)、イエロー (Ye)、シ アン (Cy) 及びグリーン (G) の4色を用いる。 すな わち、横方向にイエロー(Ye)、シアン(Cy)の繰 り返しにより配置される。その下の行には、グリーン (G)、ホワイト(W)の繰り返しにより配置される。 以下、同様なパターンの繰り返しによって色フィルタが米

【0032】これに対して、ズームモードのときには、 前記のようにインタレースにより1行づつしか読み出さ れない。そのため、色信号としてはイエローYeと、シ アン (Cy) 及びホワイト (W) とグリーン (G) が交 互に1水平期間毎に得られるものとなる。そこで、各信 号は1水平期間だけ遅延した信号を用い、それを加算回 路により加算して、上記式(2)及び(3)のような演 算を第2のマトリックス回路MTXにより行うことによ 信号Yは、解像度の観点より、加算回路によりY=Ye +CY及びY=W+Gを形成し、水平走査パルスHPに よりスイッチ制御されるスイッチSW1を介して交互に 切り換える。

【0033】とれらズームモードで得られる輝度信号Y 及びレッド信号Rとブルー信号Bと、通常モードのとき マトリックス回路MTX1から出力される各信号とは、 上記制御信号ZSによりスイッチ制御されるスイッチ回 路S'W2ないしSW4により切り換えられて出力され

【0034】以上の撮像装置では、画面の中心部の画像 を縦、横をそれぞれに2倍に拡大(ズームアップ)した 映像信号をカラー信号として表示できるものである。と の実施例では、縦横を等倍で拡大し、しかもテレビジョ ン画面にいっぱいに表示する観点から、言い換えるなら ば、カメラ一体型VTRに適用する観点から倍率をそれ ぞれ2倍に固定したが、縦又は横だけを2倍、4倍等に 拡大するものであってもよい。監視カメラ等では、上記 のように縦長や横長に拡大しても差支えない場合があ る。

*配置される。

【0029】図6には、上記のズームモード機能を持つ 固体撮像素子を用いた撮像装置の一実施例のブロック図 が示されている。固体撮像素子MIDは、上記のような 飛び越し走査機能と色フィルタを備えたMOS型固体撮 像素子である。駆動回路DRVは、その読み出し動作に 必要なクロックバルスを形成する。この実施例では、前 記のような電子式のズーム機能のために制御信号ZSに より、駆動回路DRVは、垂直、水平シフトレジスタの 10 走査周波数を通常モードの半分の周波数に切り換える。 【0030】通常動作モードのときには、上記のような 2行同時読み出しにより、固体撮像素子MIDからホワ イト(W)、イエロー(Ye)、シアン(Cy)及びグ リーン(G)の4色が出力される。この色信号は、マト リックス回路MTXに入力され、ここで次の演算が行わ れて輝度信号Yとレッド信号R及びブルー信号Bが形成 される。

8

[0031]

. (2)

【0035】例えば、上記のような2倍の電子式ズーム 機能を持つ固体撮像素子を用い、6倍のレンズ式ズーム 機構を組み合わせるとによって、等価的に12倍までの 髙倍率のズーム機能が実現できる。

【0036】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) ゲート容量を記憶手段としてドレインに第1の タイミング信号がされてソースから出力信号を送出させ りレッド信号Rとブルー信号Bを得るものである。輝度 30 る第1のMOSFETを用い、そのゲートとソース間に ブートストラップ容量と、上記第1のMOSFETのソ ースの信号を伝える一方向性素子とを含む回路を半ビッ ト分としてダイナミック型のシフトレジスタを構成し、 一方向素子を介して初段回路を含む途中のシフトレジス タの途中回路の入力にそれぞれ入力信号を伝える複数か らなる入力回路を設けることにより、途中からシフト動 作を開始させることができるから、簡単な回路動作によ って撮像面における一定エリアの像が1画面分の大きさ に拡大して表示させるような電子的なズーミングが可能 40 になるという効果が得られる。

> 【0037】(2) 上記固体撮像素子として、二行同 時に読み出す通常モードと、垂直シフトレジスタをスキ ップさせて半分の行を半分の周波数により1行づつノン インタレースにより読み出すズームモードとを持つたせ ることにより、縦横2倍の等倍率で拡大した画像信号を 得ることができるという効果が得られる。

【0038】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本願発明は前記実施例 に限定されるものではなく、その要旨を逸脱しない範囲 50 で種々変更可能であることはいうまでもない。例えば、

10

固体撮像素子の読み出し方式は、前記TSLの他何であってもよい。固体撮像素子としては、感度設定用の垂直シフトレジスタを設ける構成としてもよい。この感度設定用の垂直シフトレジスタにも上記途中スタート機能を付加することによって、感度可変機能あるいは電子式シャッター機能を付加することができる。

9

[0040]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、ゲート容量を記憶手段としてドレインに第1のタイミング信号がされてソースから出力信号を送出させる第1のMOSFETを用い、その20ゲートとソース間にブートストラップ容量と、上記第1のMOSFETのソースの信号を伝える一方向性素子とを含む回路を半ビット分としてダイナミック型のシフトレジスタを構成し、一方向素子を介して初段回路を含む途中のシフトレジスタの途中回路の入力にそれぞれ入力*

*信号を伝える複数からなる入力回路を設けることにより、途中からシフト動作を開始させることができるから、簡単な回路動作によって撮像面における一定エリアの像が1画面分の大きさに拡大して表示させるような電子的なズーミングが可能になる。

【図面の簡単な説明】

【図1】この発明に係るシフトレジスタの一実施例を示す回路図である。

【図2】図1のシフトレジスタの動作の一例を説明する ための波形図である。

【図3】 この発明に係るシフトレジスタを用いた固体撮像素子の読み出し機能を説明するための画面構成図である。

【図4】その垂直シフトレジスタの出力回路の一例を示す回路図である。


【図5】上記固体撮像素子に用いられる色フィルタの一 実施例を示す配置図である。


【図6】上記固体撮像素子を用いた撮像装置の一実施例 を示すブロック図である。

20 【符号の説明】


Q1~Q55…MOSFET、C1~C5…ブートストラップ容量、VSR…垂直シフトレジスタ、HSR…水平シフトレジスタ、MID…固体撮像素子、DRV…駆動回路、MTX1、MTX2…マトリックス回路、SW1~SW4…スイッチ回路、IHDL…1H遅延回路

【図1】 【図4】






【図3】



【図6】



フロントページの続き

(72)発明者 小倉 明

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内